7奈米製程是啥？一般人可能會以為做半導體晶片跟做蛋糕一樣，一層一層疊上去就會成功了，但是蛋糕做壞了還能吃，半導體做壞了，漏電太大的，耗電太多的、速度太慢的則只能報廢。記得40年前年我初入半導體業時，聯電最先進的製程是6微米，也就是6000奈米，後來艱辛的進入 3微米，也就是3000奈米，那時候的工程師還可以用光學顯微鏡，看看產品有沒有缺點。因為光波波長400-800奈米。時隔40年，不知不覺中，半導體製程竟然已經跨過1000奈米，進入130奈米，28、14 奈米，來到7奈米天險了，而且連5、3、2奈米的路程圖也攤開來。一顆矽原子直徑約0.1奈米，如果製程最薄處真的只有7奈米厚，就是說一片絕緣物是用70顆矽原子組成的氧化矽，這麼薄的城牆，基本上是比1mm玻璃還透光的，更有趣的是，依照量子力學，所有被關在牆內的電子，雖然90%在牆內，卻會有10%分佈在牆外，這種現象是量子力學的必然，與製程良窳無關，但是這種量子現象，從巨觀世界看，就是電晶體D-S間有10%漏電，也就是水龍頭關不死的意思。7奈米世界的IC電路設計工程師，必需在忍受D-S間有漏電，如同使用有漏水的水龍頭，設計浴室一樣。要用漏電的邏輯閘設計出可以用的邏輯電路，遊戲規則不再是以前絕對的1=100% 全通電 ，0=0% 完全斷電，而是類比型的1=70% 通電，0=30%漏電。這種情形對我們這些玩過類比電路的老骨頭，覺得沒啥困難，因為古代的鍺電晶體Icbo漏電也是很嚴重。但是對數位時代的小孩而言，可能會瘋掉。Icbo 是古代鍺電晶體常見的熱漏電，與主題無關，在這裏暫不詳談。假的7奈米製程還好現在台積電號稱7奈米的製程，其實是騙人的，宣稱7奈米的電晶體，線寬其實是40奈米，閘極寬是20奈米，只有最細的D-S通道是寬7奈米，高52奈米、長60奈米，一顆MOS電晶體長寬高仍有40x60x100奈米大，這樣的尺寸，離會產生量子隧道效應，造成嚴重漏電的7奈米，其實還很遠，所以因為量子力學所造成的漏電只有1%，也就是1=99% 通電 ，0=1% 漏電 ，邏輯工程師還不需要太慌張。2/3/5奈米製程可是如果有一天製程真的到達號稱2奈米，實際絕緣牆真的只剩6奈米時，量子力學的物理現象就會很明顯，例如1=60% 通電 ，0=40%漏電， 到了1奈米製程，也就是城牆剩下3.5奈米厚時，1=55% 通電 ，0=45% 漏電，就會很好笑，就會需要下一代的天才AI工程師，或我們這一代曾經用過高漏電鍺晶體的老頭子來處理，來設法克服嚴重量子漏電問題。我希望那時候，量子電腦已經實用化了，現在這種矽晶體做的半導體已經如同真空管一樣，變成骨董放進博物館了。******* 回到現實*********如何建一條7奈米生產線ㄧ條7奈米生產線，光是設備成本就要6000億台幣起跳，金額高到用國家力量支持都很吃力，台灣一年的稅收是20,000億，只夠投資做3條7奈米生產線。一家半導體公司每年的毛利如果沒有超過300億美金，是不可能每年投入200億美金資本支出的，一旦停止資本支出，就等著被別人超越。毛利300億美金，等於1000億美金以上的營業額，即3兆台幣，比台灣一年的2兆元稅收還多，幾乎是台灣20兆GDP的15%。歐盟想要設廠即使傾全歐洲之力，也未必能支持一家長期虧錢的半導體公司，如果可以早就做了，如果做了就等著良率太低，生意不好，每年虧損100億美金，等於3000億台幣，歐洲各國財政早已捉襟見肘，一定不會持久，必定始亂終棄。韓國三星曾經的世界第一名，韓國三星也有7奈米製程，即使還沒進入量子漏電世界，在巨觀世界的漏電問題就已無法解決，三星不用可靠的FIN結構，跨大步直跳GAA 結構，良率會更搞不定，不但會繼續虧錢，而且會害死高通，高通貪便宜請三星代工，有點自取滅亡，也讓聯發科有機會順利超車。美國想要台積電設廠世界第一強國美國的第二號CPU DSP廠AMD ，早已徹底絕悟，放棄生產，全面請台積電代工，做出來的CPU立即將世界第一的Intel 打趴在地上，Intel的10奈米製程，至今良率上不來，一片12寸晶圓，製造成本美金15000元，如果良率高，做出200個良品，每顆成本美金75元，賣美金200元，賺得盆滿缽滿，每一個人都開法拉利。現在一片出來，測不到50片良品，等於一個CPU製造成本300元，賣一顆要倒賠100元，老本都快要吃光了，Intel想要學AMD改請台積電代工，又拉不下臉，也怕一旦做了就回不去了，真是進退失據，最近CEO又吹牛說要花200億美金，增加設備趕上台積電，但是金融業沒有一個看好他的，股價通通投反對票。美國軍方DARPA軍方雖然很著急，害怕最重要的飛彈用COU、F-35 、F-22用的高速FPGA及其它各種武器的IC都要靠台積電單一供應商，萬一台灣有事，例如大地震或阿共來犯就慘了，但是DARPA也不是白癡，不可能花300億美金再培養一個比Intel 更糟的阿斗。中國的努力全世界最有錢的中國，人民最優秀最奮鬥的民族，全世界最有效率的政府，從台灣挖走梁孟松、蔣尚義..等等諸多人才想要建立自己的半導體生產業，奈何中國人雖然比台灣小孩還努力還肯加班，但是缺乏最基本的紀律感與自律心，所以中國的半導體業努力20多年，20歲的中芯連14奈米的良率都還搞不定，根本無力分兵研發7奈米製程，中芯甚至連第一代ASML光刻機都還買不到，更不要說是買到為台積電特制的，能使產能再升高50%第三代超高功率光刻機，中國的新創半導體公司，不幸都是陳進-漢芯、武漢-弘芯之類的騙子在圈錢，在騙國家補助，都是騙子在騙傻子。汽車業全面缺半導體中國、日本、韓國、美國、德國、法國、英國、義大利的汽車業為了缺半導體而停止生產，傳統電子業也連帶遭殃，所以全世界各國都想恢復做半導體，過去20年被韓國跟台灣逐出戰場的日本半導體生產業，也想死灰復燃，不過他們的想法比較實際，都想學美國，邀請台積電去設廠，他們知道全世界只剩台灣人會願意去設廠，而且真的可以做好。可惜他們沒有美國那種強制力與大手筆，開出的條件，又猶抱琵琶半遮面，夫人做不到做妾也不願意，做婢做娼更是蹲不下來。為什麼美國、日本都想請台積電去設廠呢？ 他們現有的東芝、NEC 、日立、飛利浦、摩托羅拉、德州、三星、英飛凌、特許不行嗎？是的！ 不行！因為全世界只有韓國人跟台灣人願意忍受半導體廠那種高壓力工作，不論學歷再高也願意嚴守紀律。那些在黃光室都敢偷吃三明治的美國工程師，是不可能做出7奈米的半導體的，更不用說各國都缺乏台灣這種既優秀又願意爆肝，可以24小時接受傳呼，立即拋家棄子返回工廠加班，立即解決問題的工程師/技術員，願意操作乏味機器的碩士，願意彎腰搬晶片、調化學品的博士。光罩成本7奈米製程，完成一組光罩要20億台幣，將來的1/3/5奈米的還會更貴，如果做錯就要再加20億，價錢高到小公司根本無力客製一顆IC，比以前14奈米時代做一組光罩只要2億台幣、28奈米時代做一組光罩只要2000萬元，相差很多倍，已不是小孩子可以參加的遊戲。其實不是所有IC都需要7奈米很多汽車零件、消費電子零件、玩具所需要的IC，用28奈米製程做就綽綽有餘了，如果日本、美國、歐洲公司不好高騖遠，願意彎腰做14-28奈米製程，其實是比較正確且實際的，例如聯電就早已決定不跟7奈米了。台積電做的汽車晶片產量只有佔汽車市場需求晶片總量的3%，照理說是無足輕重的，而且大多是28奈米製程，誰都能做，那為什麼德國、法國、美國、日本、中國都要求台積電幫忙呢？你知道真正的原因嗎？ 請你寫出來讓大家知道。基礎建設台灣已經發展出一套完整的基礎建設，所有半導體生產需要的氣體、液體都是供應商用雙層管路直接送進工廠，跟自來水一樣。世界任何國家，如果想在沙漠裡建立一個工廠，所有的氣體液體都要一桶一桶的放在外面。一隻鐵釘一顆螺絲也要空運進來，運轉將會很艱難。為什麼半導體工廠要建在無人沙漠，因為以前他們歐美日人自己建的半導體廠，四周的土地、地下水都被污染毒害到寸草不生，這就是為什麼歐美日本後來都漸漸放棄生產半導體的真正原因，太陽電池也是有一樣的問題，所以全世界只剩下中國人肯做。台灣的半導體廠本來也有嚴重污染的問題，後來環保要求越來越嚴格，他們才做了很多回收以及高溫毒氣燒毁設備。水電半導體生產除了必需耗用大量電力以外，也要使用大量的水，在缺電、缺水的地方，電價、水價貴的地方是不適合發展的。周邊在台灣以外的地區建廠，除了工廠本身以外，其他周邊的協力廠商要全部重建一套，難度很高。全世界很少國家能夠像台灣一樣，任何需要的東西都可以在兩小時車程內買得到，在21世紀，地大物博已經不是優點。小而美的台灣才是贏家。阿凱2021-04-12後記ZI Hao Huang 問：想請問台積電能7->5->3->2製程進步的原因是什麼呢？掌握技術了嗎？他們不是只負責代工嗎？若是技術進步又會是什麼原因呢（美方支援？阿凱回覆：一開始是飛利浦教的，後來是美國TI IBM Motorola 等IC廠回來的人才帶回技術，最近20年則是自己研發的，製程進步縮小的目的是要降低成本，提高速度、減少功耗。例如製程從14奈米進步到7奈米，速度增加2倍，耗電為1/4 ，同一個12寸晶圓產量變成4倍，例如一片晶圓100顆，變成400顆，每片IC成本自然降為1/3，就可以用定價將競爭者逼到無利潤邊緣，使其漸漸窮困而死。以前是三星用這種戰術打敗日本、德國、美國廠，也想勒死台灣的所有IC工廠，現在是台積電用這種戰術餓死拖死三星。謝謝張伯伯帶我們報仇。
Rudolf Younghttps://www.facebook.com/778494099/posts/10159236229609100/(ㄧ）7奈米製程是啥？ 做蛋糕披薩與做IC 一般人可能會以為做半導體晶片跟做蛋糕一樣，一層一層疊上去就會成功了，但是蛋糕做壞了還能吃，半導體做壞了，漏電太大的，耗電太多的、速度太慢的則只能報廢。報廢時不是一家哭而是一路哭，哭年終獎金泡湯了。 記得40年前年我初入半導體業時，聯電最先進的製程是6微米，也就是6000奈米，後來艱辛的進入...